Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра ЕОМ Лабораторна робота №1 „Ознайомлення з середовищем PSoC Designer” Виконав студент групи СКС-5 Львів-2004 1.Мета роботи: ознайомитися з середовищем розробки реконфігурованих процесорів PSoC фірми Cypress MicroSystems. 2.Теоретична частина: 2.1. Особливості архітектури PSoC У 2001 році фірма Cypress MіcroSystems запропонувала оригінальне сімейство мікроконтролерів з набором реконфігурированих аналогових і цифрових периферійних модулів архітектури PSoC (Programmable System on Chіp). Контролер побудований на базі традиційного процесорного ядра М8С Гарвардської архітектури, що використовується фірмою Cypress упродовж багатьох років у контролерах клавіатури і мишки малої вартості. Це класичне ядро з CІSC архітектурою на основі акумулятора, час виконання команд - від 4 до 15 циклів тактового генератора процесора при максимальній частоті ядра 24 МГц. Основних регістрів ядра - 5 (лічильник команд CPU_PC, акумулятор CPU_A, покажчик стека CPU_SP, індексний регістр CPU_X і регістр прапорців CPU_F). Система команд підтримує 10 режимів адресації, характеризується високою щільністю коду й оптимізована для програмування мовою ассемблера. Слід зазначити високу щільність коду при програмуванні мовою ассемблер і неоптимальну систему команд для програмування на мовах високого рівня, зокрема на С. Щодо традиційних інтегрованих периферійних пристроїв, то PSoC має їхній досить повний набір: сторожовий таймер/таймер сну, детектор зниження напруги живлення і скидання при включенні живлення і зниженні живильного напруги, один чи два апаратних помножувача з нагромадженням. Помножувач дозволяє виконувати множення двох знакових байтових цілих з формуванням 16 бітного результату і накопичувати результати множення в 32-бітному акумуляторі. Ця особливість робить зручним використання процесорів PSoC для деяких задач цифрової обробки сигналів. Апаратний дециматор і регістр послідовного наближення (SAR) призначені для побудови сігма-дельта і аналого-цифрових перетворювачів (АЦП) послідовного наближення відповідно. Вбудований підвищувальний імпульсний стабілізатор напруги здатний забезпечити запуск процесора при напрузі живлення від 1.0 В, що дуже зручно для систем з батарейним живленням (зауважимо, що максимальний струм, який можна одержати від цього перетворювача не перевищує 5-10 мА, а процесор характеризується не дуже високою економічністю, зокрема, струм споживання тільки ядра може досягати 8 мА при тактовій частоті ядра 3 МГц і напрузі живлення 5 В). Система переривань - пріоритетна, з фіксованими пріоритетами джерел переривань. Кожна лінія порту вводу-виводу може генерувати переривання (вектор переривання загальний для різних портів вводу-виводу). Відзначимо недолік організації переривань від зовнішніх пристроїв, що виявляється у відсутності регістра прапорців, який би дозволив визначити, який саме біт порту згенерував переривання. При виконанні обробника переривання автоматично забороняються, але програміст може дозволити переривання вищих пріоритетів у коді обробника переривання. Таблиця 1. ілюструє основні характеристики архітектури PSoС: Тип ROM RAM Кількість портів вводу-виводу Цифрові блоки (тип) Аналогові блоки Напруга живлення  CY8C21123 4KB Flash 256bytes 6-8 2-Basic 2-Comms 4, Type "E" 2.4V до 5.25V  CY8C21223 4KB Flash 256bytes 12-20 2-Basic 2-Comms 4, Type "E" 2.4V до 5.25V  CY8C21234 8KB Flash 512bytes 12-16 2-Basic 2-Comms 4, Type "E" 2.4V до 5.25V  CY8C21323 4KB Flash 256bytes 16-24 2-Basic 2-Comms 4, Type "E" 2.4V до 5.25V  CY8C21334 8KB Flash 512bytes 16-20 2-Basic 2-Comms 4, Type "E" 2.4V до 5.25V  CY8C21434 8KB ...